در Verilog، اصطلاح Continuous Assign به معنای انتساب پیوسته است. این نوع انتساب بیان میکند که مقدار یک سیگنال همیشه و بدون وقفه بر اساس ورودیها بهروزرسانی میشود. نکته مهم این است که در Verilog، دستور Assign دقیقاً همان روشی است که برای تعریف انتساب پیوسته استفاده میشود. بنابراین Continuous Assign و دستور Assign از نظر عملکرد تفاوتی ندارند و در واقع یک مفهوم را بیان میکنند.
آنچه معمولاً با Assign مقایسه میشود، انتساب ترتیبی است که در ساختارهای زماندار یا حساس به کلاک داخل بلوکهای always انجام میشود. در انتساب ترتیبی، خروجی فقط در لحظههای مشخص و معمولاً وابسته به زمان (مثل لبه کلاک) تغییر میکند. اما در Continuous Assign تغییر مقدار بدون تأخیر زمانی و کاملاً وابسته به ورودیها است.
در Xilinx ISE، Continuous Assign بهطور مستقیم به منطق ترکیبی مانند LUTها و گیتها تبدیل میشود و رفتار آن کاملاً قابل پیشبینی است. به همین دلیل، از این نوع انتساب در تعریف مدارهایی استفاده میشود که نیازی به نگهداری مقدار ندارند و تنها رفتار منطقی سادهای را توصیف میکنند.
تفاوت اصلی Continuous Assign با انتساب ترتیبی در همین نکته است که یکی پیوسته و فوری عمل میکند و دیگری وابسته به زمان و رویدادهای خاص است. شناخت این تفاوت کمک میکند طراح بداند چه زمانی باید از Assign استفاده کند و چه زمانی از بلوکهای ترتیبی بهره ببرد.
کلیدواژه ها : continuous-assign-در-Verilog-تفاوت-assign-و-continuous-assign-Verilog-Continuous-assignment-Verilog-assign-در-Xilinx-ISE-مدار-ترکیبی-Verilog-Continuous-assignment-FPGA-design-Verilog-basics-Xilinx-ISE-Verilog-tutorial-wire-signal-assign-in-Verilog-FPGA-design-
